Разработка устройств микроэлектроники на основе ПЛИС средствами FPGA Advantage


Длительность обучения: 32 ч.

Сроки обучения: 5-6 дней

Аудиторная нагрузка с преподавателем в компьютерном классе: 32 ч.

Общая учебная нагрузка, включая консультации и самостоятельные занятия: 72 ч.

Время проведения: будние дни, время: 17:00-21:00

Дополнительно можно выполнять задания преподавателей в будние дни с 10:00-17:00 в сопровождении аспирантов кафедры Микроэлектроника.

Преподаватели центра: являются сотрудниками предприятий электронной промышленности г. Зеленограда и преподавателями кафедры Микроэлектроника, ассистенты - аспиранты кафедры Микроэлектроника.

Форма проведения занятий (интерактивные лекции, лабораторные работы): на занятиях активно используются учебные видеоролики и электронные учебные материалы. Во время проведения занятий обучаемые могут у себя на рабочем месте повторять действия преподавателя, которые он выполняет в программе. Совместно разбираются конкретные профильные вопросы, с которыми сталкиваются обучаемые сотрудники на работе.

Документ об окончании: сертификат компании Mentor Graphics и свидетельство о повышении квалификации.


Содержание курса:


  1. Введение в FPGAdvantage.

    1. Обзор средств FPGAdvantage для проектирования цифровых систем: HDL Designer, ModelSim, Precision.

    2. Работа в редакторе блочных диаграмм.

    3. Работа в редакторе конечных автоматов.

    4. Работа в редакторе блок-схем.

    5. Работа в редакторе символов.


  1. Создание проекта с помощью HDL Designer


    1. Настройки HDL Designer. Создание проекта.

    2. Использование генератора логики Xilinx CoreGenerator. Окна симулятора. Запуск тестирования, создание и повторное использование тестовых воздействий, методы отладки.


  1. Функциональное моделирование симулятором ModelSim


    1. Симулятор ModelSim, настройка.

    2. Управление процессом моделирования из графических редакторов.

    3. Использование точек останова, анимации, перекрестных ссылок.


  1. Синтез с помощью синтезатора Precision.


    1. Precision Synthesis пакет для синтеза цифровых схем. EDIF - нетлист, как результат синтеза. Настройка.

    2. Окна синтезатора. Просмотр схем и текстовых отчетов. Задание ограничений синтеза. Запуск процессов размещения и трассировки.